SiTime Corp. in the Netherlands is hiring a Senior Verification Engineer to advance MEMS timing IC verification using SystemVerilog, UVM, and SVA. You will develop verification plans, RNM models, and ensure robust tape-out readiness while coordinating with global teams. The role requires strong English communication, hands-on Cadence Virtuoso experience, and proficiency with Verilog-based designs in a fast-paced environment.
#J-18808-Ljbffr
Senior MEMS Timing Verification Engineer – Equity in Rijswijk werkgever: SiTime Corp.
SiTime is een uitstekende werkgever die een stimulerende en innovatieve werkomgeving biedt voor de rol van Director, Circuit Design Engineering. Met een sterke focus op teamontwikkeling en een cultuur die samenwerking en efficiëntie bevordert, biedt SiTime unieke kansen voor professionele groei en ontwikkeling in de snelgroeiende halfgeleiderindustrie. Werken in Nederland betekent ook profiteren van een competitief beloningspakket, inclusief aandelenopties en bonussen, wat bijdraagt aan een betekenisvolle en lonende carrière.
