该职位来源于猎聘 负责SSD主控芯片的数字前端设计，包括设计文档编写与维护、RTL编码、UT自验证、PPA评估与优化、芯片客户问题定位维护等工作。具体参考如下：
基于NAND Flash特性（如3D TLC/QLC）和存储协议（如PCIe Gen4/Gen5/Gen6、NVMe 2.0），设计存储控制器架构及关键模块（如FTL加速引擎、ECC校验单元、Host/NAND/DDR接口、CPU及片上总线、安全业务，flash控制电路，等等）。
协同验证团队，完成模块级、系统级功能验证，定位并修复设计缺陷，协助完成覆盖率分析等质量保证工作。
配合中后端团队完成网表及SDC、UPF交付，解决时序收敛、功耗优化、congestion等物理实现问题，确保芯片顺利流片。
参与芯片板级调试与量产支持，负责客户问题分析与定位，分析并解决芯片相关设计及使用问题。
根据客户需求及颗粒适配要求，参与完成芯片定制化开发/优化工作。
任职要求
硕士及以上学历，微电子、电子工程、计算机等相关专业，有数字IC设计经验，有SSD存储控制器开发/维护/量产经验，参与过gen5及以上版本SSD控制器开发工作者尤佳。
精通Verilog/SystemVerilog语言，了解设计规范，具备高质量完成设计交付的能力；有harden block/sub system 集成与交付经验。有芯片顶层集成与交付经验者佳。
熟悉AMBA总线协议（AXI/AHB）及常见接口（如PCIe、ONFI/Toggle、DDR），实际参与过相关高速接口的设计、维护工作，如： PCIE PHY集成， PCIE 控制器集成/设计，DDR PHY集成，DDR 控制器集成/设计， ONFI IO 集成及控制逻辑设计。
了解SSD控制器芯片关键业务模块功能及设计原理，并实际负责过相关模块的开发与维护工作，如：硬件加速、片上SRAM表项管理、磨损均衡、地址回收、ECC/LDPC算法实现、Flash通信及控制流程，等等。
熟悉低功耗设计方法，具备时钟域交叉（CDC）处理经验，能独立完成模块级时序分析与优化。
熟练使用Synopsys/Cadence等业界主流EDA工具，包括：lint/cdc检查工具，DC/Genus，Formality/LEC，Primetime,等等。
具备FPGA/EMU原型验证经验者优先。熟悉FPGA开发流程，有实际bitfile交付经验，了解片上时钟源使用方法，了解FPGA时序收敛优化者尤佳。
具备较强的团队协作能力与问题解决能力，能适应多项目并行开发节奏。
#J-18808-Ljbffr
Contactgegevens:
Recruitmentteam van Quaerite Biopharm Research
